DDR3系列-ODT-差分电容-容性补偿

news/2024/5/20 21:01:14

DDR3 之 ODT

ODT 是 On Die Termination 的缩写,又叫片内端接,顾名思义,就是将外部端接电阻放在了芯片内部,这个功能只有在 DDR2 以上的数据信号才有,DDR没有ODT。
有了这个功能,原本需要在 PCB 板上加串阻的数据信号,就不用再额外添加端接了,因为芯片内部可以打开这个 ODT 端接功能,而且端接电阻值还可调。
下面是 ODT 的端接示意图。
在这里插入图片描述
图一 ODT 端接示意图
1、当数据读操作的时候,主控(FPGA 或 CPU)读取 Memory 颗粒的数据,此时主控为接收端,可以根据需要选择是否打开 ODT;
2、当数据写操作的时候,主控(FPGA 或 CPU)将数据写入到Memory 颗粒,此时颗粒为接收端,也可以根据需要选择是否打开 ODT,这种操作可以在寄存器
内部实现控制。

既然 ODT 功能这么好,为什么只有数据信号才有 ODT 功能呢?

后续更新该问题

DDR3 系列之时钟信号的差分电容

差分电容,见下图
确实,它只不过是一个普普通通的电容罢了!
在这里插入图片描述
上图,图一是 Intel 平台设计指导上经常可以看到的 DDR3 时钟拓扑结构,我们也经常会在仿真实践中去人为的添加这个差分电容,如下图二时钟信号一拖四所示为我们在设计中看到的一个真实案例。

在这里插入图片描述

在这里插入图片描述
上图,图二 无差分电容的时钟信号拓扑及波形虽然看起来这个波形还凑合,没有太大的问题,但还是有优化的余地。可以通过在前端并联一个电容来优化,如下图三所示为并联了 2.2pF 差分电容后的拓扑结构和仿真波形。
在这里插入图片描述
在这里插入图片描述

图三 有差分电容的拓扑结构和波形

在前端加了差分电容后,虽然上升沿有微小的变缓,但波形真的是呈现了一个完美的正弦波曲线,振荡消除了。此优化设计也已经投入使用,在加了这个电容后系统能稳定运行在800MHz 的频率,如果没有焊接这个电容,系统只能稳定运行在 667MHz,运行到 800MHz 时系统时有错误发生。

看到这里,一些脑洞大开的工程师可能会问,这个电容的位置有什么讲究吗?我可不可以把这个电容放在最后面那个颗粒?

首先看看将电容放在第一个颗粒处的仿真结果,如下图四所示。
在这里插入图片描述
在这里插入图片描述

图四、电容在第一个颗粒处的拓扑和波形

可以看出此时波形已经没有放在前端(靠近发送芯片端)时的完美了,甚至出现了振荡的小苗头。接着把电容放在最后一片颗粒处,仿真结果如下图五所示。
在这里插入图片描述
在这里插入图片描述

图五 电容在最后处的拓扑和波形

此时波形振荡甚至比没有电容的效果还明显,仿真结果表明此电容还是不要放在末端为好,最好的位置还是靠近发送端吧

DDR3 系列之容性负载补偿

容性负载?是负载呈容性,还是带容性的负载?其实是一个意思。
负载怎么会呈容性呢?这个主要是在多负载的情况下,如下图一所示,由于分支和负载较多,不可避免的会增加过孔来连通信号,普通过孔是呈容性的,其次还有芯片封装上的寄生电容(约 0.33~0.44pF),另外还有 Die 上的寄生电容(约
0.77~2.12pF),所有的这些电容会降低信号线的有效特征阻抗。
在这里插入图片描述

图一

过孔为什么会呈现容性?这和其本身的结构及尺寸有关,请看下面的近似计算。
以 8mil 孔径,18mil pad,27mil 反焊盘,1.6mm 通孔为例计算过孔的参数。
• 过孔寄生电容 :
在这里插入图片描述

• 过孔寄生电感 :
在这里插入图片描述

• 那么过孔的近似特征阻抗为:
在这里插入图片描述

此公式是将过孔等效为传输线的模型来计算的,如果常规我们单端信号是 50 欧姆的特征阻抗,过孔的阻抗如上计算约为 45 欧姆,拉低了整体的特征阻抗,所以说呈现容性效应。
同样,如果再考虑封装电容及 Die 电容的容性,那么整个负载的有效阻抗就会更低于 PCB 的设计阻抗,这样就会导致整体的阻抗不连续。
通常我们有两种方法来进行容性负载的补偿(相对于单端 50 欧姆的目标阻抗来说),其一是减小主干线路(变粗)的阻抗,其二是加大分支处(变细)的线路阻抗,使得整体的负载阻抗维持在 50 欧姆左右。

举例说明:

还是拿芯片行业的龙头老大来举例,如果大家经常看 Intel 的设计指导,就会看到他们关于DDR3 的主干线路阻抗(40 欧姆左右)控制都比 50 欧姆小,而且通常这样的设计负载又很多(DIMM 条就更不用说了),这个不正是降低主干线路阻抗的一种印证嘛!请看如下表所示。
在这里插入图片描述

第二种处理方式就是内存条的设计了,如下图二为内存条的设计图。
在这里插入图片描述

图二 内存条设计

从上图可以看到,地址信号的主干线路线宽为 7.5mil,而到了颗粒端就变成了 3mil,除了布线密度上面的考虑外,主要还是为了补偿容性负载。
同时,高速先生也做了仿真来验证容性负载补偿是否真的有效,拓扑结构如下图三所示。
在这里插入图片描述
图三 仿真拓扑结构

在正常控制 PCB 板上阻抗为 50 欧姆的情况下(不做容性负载补偿),仿真波形如下图所示。
在这里插入图片描述

将主干线路的阻抗控制为 42 欧姆(有容性负载补偿),仿真波形如下图所示。
在这里插入图片描述

为了方便比较所以采用眼图的方法,可知做了补偿的眼图有更大的眼高,两者相差 180mV 左右,相当于提升了 12%的系统裕量。

注:此文章来源于高速先生其中一起的高速案例,摘抄整理一下分享给大家,如有侵权,请及时反馈。


https://www.xjx100.cn/news/663754.html

相关文章

JESD79-4 第5章 片上终结电阻ODT(5.1-5.3)

DDR4 SDRAM支持ODT功能,此功能可通过ODT引脚控制、写命令或模式寄存器设置默认阻值来调整x4与x8设备的DQ, DQS_t, DQS_c与DM_n信号的终结电阻,x8设备除了上述引脚还可通过MR1.A111调整TDQS_t, TDQS_c的终结电阻。对于x16设备,ODT功能适用于D…

【转】DDR3中的ODT

ODT是什么鬼?为什么要用ODT?在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准(JESD79-3A)之后,总算有点了头绪,下面来整理整理。 1、首先ODT是什么? ODT…

DDR功能点 ODT ZQ校准

ODT 也是 DDR2 相对于 DDR1 的关键技术突破,所谓的终结(端接),就是让信号被电路的终端吸收掉,而不会在电路上形成反射, 造成对后面信号的影响。 顾名思义, ODT 就是将端接电阻移植到了芯片内部&…

On Die Termination (ODT) DDR

信号反射 在数据线和芯片连接点阻抗不一样,产生电信号反射,成为噪声,在高速电路中影响很大。 如下图,BUS上有两个DRAM,一个接收信号,一个反射,反射的信号会影响接收的DRAM。主板有termination电…

ODS

OLTP数据结构(重要) 关系图 订单模块 订单表:订单核心信息 订单详情表:订单表的副表,id和订单表一致 订单分组表:订单组-壳子 订单退款表:订单退款详情 订单配送表:订单配送详…

浅谈珂朵莉树(ODT)

前言 珂学家狂喜( 文章目录 前言一、珂朵莉树来源二、珂朵莉树1.珂朵莉树有什么用?2.原理是什么?a.存储b.分割结点c.推平d.剩余操作 3.复杂度分析 三、珂朵莉树例题1.P4979 矿洞:坍塌2.P5350 序列3.CF343D Water Tree4.CF915E Ph…

ODBTC

1,水印的嵌入算法步骤,以及涉及的数值计算原理 步骤1:对水印信息计算其位平面,通过处理之后,一个水印图像可以转换为8个位平面,即程序中的步骤为: 步骤2:对水印图像进行随机置乱&am…

Dynamic OCT 和 Dynamic ODT 详细说明

梳理一下Dynamic OCT 和 Dynamic ODT 的概念 转自:http://blog.chinaaet.com/justlxy/p/5100051969 http://blog.chinaaet.com/justlxy/p/5100051983 OCT 和ODT 都是一个概念,xilinx 称为on-chip terminal 而 DDR标准称为 on-die terminal&#xff0c…